传输触发架构
目录
传输触发架构
在计算机体系结构中，传输触发架构（TTA）是一种处理器设计，其中程序直接控制处理器的内部传输总线。计算发生，因为数据传输的副作用：将数据写入一个触发端口一个的功能单元的触发器的功能单元开始计算。这类似于心跳阵列中发生的情况。由于其模块化结构，TTA是专用指令集处理器（ASIP）的理想处理器模板。）具有定制的数据路径，但没有固定功能硬件加速器的灵活性和设计成本。
与VLIW架构相比的好处
TTA可以看作是“公开的数据路径” VLIW体系结构。使用操作对VLIW进行编程时，TTA将操作执行拆分为多个移动操作。与标准VLIW相比，低级编程模型具有多个优点。例如，与VLIW相比，TTA体系结构可以通过更简单的寄存器文件提供更多的并行性。由于程序员可以控制操作数和结果数据的传输时序，因此无需根据寄存器最坏的情况/完成情况来缩放寄存器文件（RF）的复杂度（输入和输出端口的数量）。多个并行指令。
通过传输编程实现的一项重要的独特软件优化称为软件旁路。在软件旁路的情况下，编程人员通过将数据直接移至下一个功能单元的操作数端口来旁路寄存器文件回写。当积极地应用此优化时，可以完全消除将结果传输到寄存器文件的原始动作，从而降低了寄存器文件的端口压力并为其他临时变量释放了通用寄存器。减小的寄存器压力，除了简化了射频硬件所需的复杂性之外，还可以节省大量CPU能量，这是一个重要的好处，尤其是在移动嵌入式系统中。
结构
TTA处理器由独立的功能单元和寄存器文件构成，它们与传输总线和套接字连接。
编程
在更传统的处理器体系结构中，通常通过定义执行的操作及其操作数来对处理器进行编程。处理器中指令的执行可能导致将该指令转换为控制信号，该信号控制互连网络连接和功能单元。互连网络用于将寄存器r1和r2的当前值传输到能够执行加法运算的功能单元，在算术逻辑单元中通常称为ALU。最终，控制信号选择并触发ALU中的加法运算，其结果被传送回寄存器r3。
TTA程序不定义操作，而仅定义写入和读取操作数值所需的数据传输。通过将数据写入操作的触发操作数来触发操作本身。因此，执行操作作为触发数据传输的副作用。因此，在TTA中执行加法运算需要三个数据传输定义，也称为moves。移动定义了在传输总线中进行数据传输的端点。例如，一个动作可以表明从功能单元F端口1到寄存器文件R寄存器索引2的数据传输应该在总线B1中进行。如果目标处理器中有多个总线，则可以在同一时钟周期内并行使用每个总线。因此，可以通过在同一指令中调度几个数据传输来利用数据传输级并行性。
实现
- MAXQ 从Dallas Semiconductor的，在传输触发架构构建的xxx可商购的微控制器，是一种OISC或“ 一个指令集计算机 ”。它提供了一个单一但灵活的MOVE指令，然后可以通过将值直接移动到程序计数器来用作各种虚拟指令。
- 在“移动项目”已经设计并制造的几个实验TTA微处理器。
- 该TCE项目是一个重新实现的移动工具。这些工具可以作为开放源代码使用，并且编译器是围绕LLVM编译器框架构建的。
- Amiga Copper的架构具有传输触发架构的所有基本功能。
- 由New England Digital开发的Able处理器。
- 基于WireWorld的计算机。
- Dobb博士在Verilog中发布了One-Der（32位TTA），带有匹配的交叉汇编器和Forth编译器。
- 马里（200/400）顶点处理器，使用128位指令字单精度浮点标量TTA。