可编程阵列逻辑
可编程阵列逻辑（PAL）是Monolithic Memories, Inc.推出的可编程逻辑器件半导体家族，用于在数字电路中实现逻辑功能。（MMI）1978年3月。MMI获得了可编程阵列逻辑一词的注册商标，用于“可编程半导体逻辑电路”。该商标目前由晶格半导体持有。
设备由一个小的PROM（可编程只读内存）核心和额外的输出逻辑组成，用于在几乎没有组件的情况下实现特定想要的逻辑功能。
可编程阵列逻辑不是xxx个商业可编程逻辑设备；Signetics自1975年以来一直在出售其现场可编程逻辑阵列（FPLA）。这些设备对大多数电路设计人员来说完全不熟悉，被认为太难使用。FPLA的最大运行速度相对较慢（由于同时具有可编程AND和可编程OR阵列），价格昂贵，且可测试性声誉不佳。另一个限制接受FPLA的因素是大包，一个600英里（0.6英寸或15.24毫米）宽的28针双直列包（DIP）。
创建PAL设备的项目由John Birkner管理，实际的PAL电路由H设计。在之前的一份工作中（在小型计算机制造商计算机自动化公司），伯克纳使用80个标准逻辑设备开发了一个16位处理器。他在标准逻辑方面的经验使他相信，如果用户可编程设备被设计成取代标准逻辑，这些设备将更具吸引力。这意味着包件尺寸必须更典型地使用现有设备，并且速度必须提高。MMI希望可编程阵列逻辑是一个相对较低的成本（3美元）部分。然而，该公司最初存在严重的制造产量问题，不得不以超过50美元的价格出售这些设备。这威胁到PAL作为商业产品的可行性，MMI被迫将产品线授权给国家半导体。可编程阵列逻辑后来被德克萨斯仪器和高级微设备“第二来源”。
可编程阵列逻辑的加工技术
早期的PAL是使用双极晶体管技术与一次性可编程（OTP）钛钨编程引信在硅中制造的20针DIP组件。后来的设备由柏树、晶格半导体和先进微设备使用CMOS技术制造。
最初的20针和24针PAL被MMI标记为中型集成（MSI）设备。
可编程阵列逻辑架构
PAL架构由两个主要部分组成：逻辑平面和输出逻辑宏单元。
编程PAL
PAL使用二进制模式（如JEDEC ASCII/十六进制文件）和制造商或第三方提供的特殊电子编程系统（如DATA I/O）进行电气编程。除了单单元设备程序员外，当需要编程超过几个PAL时，设备馈线器和帮派程序员也经常使用。（对于大量，可以通过制造商制造用于编程客户模式的定制金属口罩来消除电气编程成本；MMI使用术语“硬阵列逻辑”（HAL）来指代以这种方式编程的设备。）
可编程阵列逻辑的继任者
在MMI成功推出大约1978年20针PAL部件后，AMD推出了具有其他功能的24针22V10 PAL。在收购MMI（大约1987年）后，AMD剥离了Vantis的合并业务，该业务于1999年被格子半导体收购。
Altera于1983年推出了EP300（xxx个CMOS PAL），后来转入FPGA业务。
晶格半导体于1985年推出了通用阵列逻辑（GAL）系列，其功能等同于“V”系列PAL，这些PAL使用基于EEPROM（可擦除可编程只读内存）技术的可重新编程逻辑平面。国家半导体是GAL部件的第二个来源。
ICT（国际CMOS技术）于1986年推出了PEEL 18CV8。20针CMOS EEPROM部分可以代替任何注册输出的双极PAL，使用功率要少得多。
Atmel、晶格半导体等公司引入了大规模的可编程逻辑器件。这些设备通过在逻辑平面中包含多个逻辑平面和/或掩埋逻辑宏单元来扩展了PAL架构。引入“复杂可编程逻辑设备”（CPLD）一词是为了将这些设备与PAL和GAL的前身区分开来，当时它们有时被称为简单的可编程逻辑设备（SPLD）。
另一个大型可编程逻辑设备是现场可编程门阵列（FPGA）。这些是目前的设备由英特尔（收购Altera）和Xilinx和其他半导体制造商制造。