为制造设计
为制造设计
为制造而设计(有时也被称为为制造而设计或DFM)是以易于制造的方式设计产品的一般工程实践。这个概念几乎存在于所有的工程学科中,但由于制造技术的不同,其实施方式也大不相同。DFM描述了设计或工程化产品的过程,以便于制造过程,从而降低其制造成本。DFM将使潜在的问题在设计阶段得到解决,这是解决这些问题成本最低的地方。其他因素可能会影响可制造性,如原材料的类型、原材料的形式、尺寸公差和二次加工,如精加工。
根据各种类型的制造工艺,有固定的DFM实践准则。这些DFM指南有助于精确定义各种公差、规则和与DFM相关的常见制造检查。
虽然DFM适用于设计过程,但在许多组织中也有一个类似的概念,叫做DFSS(六西格玛设计)。
对于印刷电路板(PCB)在PCB设计过程中,DFM导致了一套试图确保可制造性的设计准则。通过这样做,可能的生产问题可以在设计阶段得到解决。
理想情况下,DFM准则考虑到了制造业的流程和能力。因此,DFM是不断发展的。
随着制造企业的发展和越来越多的流程阶段的自动化,这些流程往往会变得更便宜。DFM通常被用来降低这些成本。例如,如果一个过程可以由机器自动完成(如SMT元件放置和焊接),这种过程很可能比手工操作更便宜。
对于集成电路(IC)来说,由于前沿产品的小型化和复杂性,在最先进的VLSI技术中实现高产出的设计已成为一项极具挑战性的任务。在这里,DFM方法包括一套修改集成电路(IC)设计的技术,以使其更具可制造性,即改善其功能产量、参数产量或其可靠性。
背景 传统上,在前纳米时代,DFM由一套不同的方法学组成,试图执行一些关于集成电路物理布局的形状和多边形的软(推荐)设计规则。这些DFM方法学主要是在整个芯片水平上工作。此外,在不同的抽象层次上进行最坏情况模拟,以尽量减少工艺变化对性能的影响和其他类型的参数化产量损失。所有这些不同类型的最坏情况模拟基本上都是基于一组最坏情况(或角落)的SPICE器件参数文件,旨在代表晶体管性能在整个制造过程中的变化范围。
屈服损失机制的分类法 最重要的VLSI IC的屈服损失模型(YLMs)可以根据其性质分为几类。
功能性的良品率损失仍然是主导因素,是由错误的加工(如与设备有关的问题)、系统性的影响(如印刷性或平面化问题)和纯粹的随机缺陷等机制造成的。 高性能产品可能表现出由工艺波动或环境因素(如电源电压或温度)造成的参数化设计边缘。 与测试有关的良品率损失,是由错误的测试造成的,也可以发挥重要作用。 技术 在了解良品率损失的原因之后,下一步是使设计尽可能地具有抗性。用于此的技术包括。
![为制造设计](http://map.s-jl.com/wp-content/uploads/sites/14/2024/09/20240928001514-66f74a92444d5.png)
在时序、功率和可布线性允许的情况下,替代产量较高的单元。 在可能的情况下,改变互连线的间距和宽度 优化内部存储器的冗余量。 在可能的情况下,在设计中替代容错(冗余)通孔 所有这些都需要详细了解产量损失机制,因为这些变化是相互抵消的。例如,引入冗余通孔会减少通孔问题的机会,但会增加不必要的短路的机会。因此,这是否是一个好主意,取决于屈服损失模型的细节和特定设计的特点。
对于数控加工的目标 目标是为降低成本而设计。成本是由时间驱动的,所以设计必须xxx限度地减少所需的时间,不仅是加工(去除材料),还包括数控机床的设置时间、NC编程、夹具和许多其他活动,这些都取决于零件的复杂性和尺寸。