纳米随机存储器

纳米随机存储器是 Nantero 公司专有的计算机存储器技术。 它是一种非易失性随机存取存储器，基于碳纳米管沉积在类似芯片的基板上的位置。 理论上，纳米管的小尺寸允许非常高密度的存储器。 Nantero 也将其称为 NRAM。

xxx代 Nantero NRAM 技术基于三端半导体器件，其中第三端用于在存储状态之间切换存储单元。 第二代 NRAM 技术基于双端存储单元。 两端单元具有更小的单元尺寸、更好的可扩展性至亚 20 纳米节点（参见半导体器件制造）以及能够在制造过程中钝化存储单元等优势。

在碳纳米管 (CNT) 的无纺布矩阵中，交叉的纳米管可以根据其位置相互接触或略微分开。 接触时，碳纳米管通过范德华力结合在一起。 如图 1 所示，每个 NRAM 单元都由位于两个电极之间的相互连接的 CNT 网络组成。CNT 结构位于两个金属电极之间，通过光刻定义和蚀刻，并形成 NRAM 单元。

NRAM 用作电阻式非易失性随机存取存储器 (RAM)，可根据 CNT 结构的电阻状态置于两种或多种电阻模式。 当 CNT 未接触时，织物的电阻状态很高，代表关闭或 0 状态。 当 CNT 接触时，织物的电阻状态较低，代表开启或 1 状态。 NRAM 充当存储器，因为这两个电阻状态非常稳定。 在 0 状态下，由于 CNT 的刚度导致顶部和底部电极之间的高电阻或低电流测量状态，CNT（或其一部分）不接触并保持分离状态。 在 1 状态下，由于 CNT 之间的范德华力，CNT（或其中的一部分）接触并保持接触，导致顶部和底部电极之间的低电阻或高电流测量状态。 请注意，其他电阻来源（例如电极和 CNT 之间的接触电阻）可能很重要，也需要加以考虑。

为了在状态之间切换 NRAM，在顶部和底部电极之间施加一个大于读取电压的小电压。 如果 NRAM 处于 0 状态，施加的电压将导致彼此靠近的 CNT 之间产生静电吸引，从而导致 SET 操作。 在移除施加的电压后，由于物理粘附（范德华力），CNT 保持在 1 或低电阻状态，活化能 (Ea) 约为 5eV。 如果 NRAM 单元处于 1 状态，则施加大于读取电压的电压将产生具有足够能量的 CNT 声子激发以分离 CNT 结。 这是声子驱动的复位操作。 由于具有远大于 5 eV 的活化能 (Ea) 的高机械刚度（杨氏模量 1 TPa），CNT 保持关闭或高电阻状态。 图 2 说明了参与开关操作的一对单独的 CNT 的两种状态。 由于在状态之间切换所需的高激活能量 (> 5eV)，NRAM 开关可以抵抗外部干扰，例如辐射和工作温度，这些干扰可以擦除或翻转 DRAM 等传统存储器。

NRAM 是通过将均匀的 CNT 层沉积到预制的驱动器阵列（例如晶体管）上制造的，如图 1 所示。NRAM 单元的底部电极与将单元连接到驱动器的底层通孔（电子）接触。

底部电极可以作为下层通孔的一部分制造，或者当单元被光刻定义和蚀刻时，它可以与 NRAM 单元同时制造。 在光刻定义和蚀刻单元之前，将顶部电极作为金属膜沉积到 CNT 层上，以便在定义 NRAM 单元期间对顶部金属电极进行图案化和蚀刻。 在阵列的电介质钝化和填充之后，通过使用平滑工艺（例如化学机械平面化）回蚀覆盖的电介质来暴露顶部金属电极。 在露出顶部电极的情况下，制造下一层金属布线互连以完成 NRAM 阵列。 图 3 说明了一种选择单个单元进行写入和读取的电路方法。 使用交叉网格互连排列，NRAM 和驱动器（单元）形成类似于其他存储器阵列的存储器阵列。 可以通过向字线 (WL)、位线 (BL) 和选择线 (SL) 施加适当的电压来选择单个单元，而不会干扰阵列中的其他单元。