统计静态时序分析

传统的静态时序分析（STA）在过去30年里一直是数字电路设计的库存分析算法。然而，近年来，半导体器件和互连的变化增加，带来了一些传统（确定性）STA无法处理的问题。这导致了对统计静态时序分析的大量研究，它用概率分布取代了门和互连的正常确定性时序，并给出了可能的电路结果的分布，而不是单一的结果。

确定性STA受欢迎是有原因的。它不需要向量，所以不会错过路径。运行时间与电路大小成线性关系（对于基本算法）。结果是保守的。它通常使用一些相当简单的库（通常是延迟和输出斜率作为输入斜率和输出负载的函数）。它很容易扩展到增量操作，用于优化。STA虽然非常成功，但有一些限制。不能轻易处理芯片内的相关性，特别是如果包括空间相关性。需要许多角落来处理所有可能的情况。如果有显著的随机变化，那么为了在任何时候都是保守的，它太悲观了，导致有竞争力的产品。解决各种相关性问题的变化，如CPPR（共同路径悲观消除）使基本算法比线性时间慢，或者是非增量的，或者两者都是。SSTA或多或少直接攻击这些限制。首先，SSTA使用敏感度来寻找延迟之间的相关性。

然后，它在计算如何增加延迟的统计分布时使用这些相关性。没有技术上的理由，为什么不能增强确定性STA来处理相关性和敏感性，通过像SSTA那样为每个值保留一个敏感性的向量。从历史上看，这似乎是增加STA的一个很大的负担，而对于SSTA来说显然是需要的，所以没有人抱怨。参见下面对SSTA的一些批评，其中提出了这种替代方法。

有两大类SSTA算法–基于路径和基于块的方法。基于路径的算法对特定路径上的门和线的延迟进行汇总。统计计算很简单，但在运行分析之前必须确定感兴趣的路径。其他一些路径有可能是相关的，但没有被分析，所以路径选择很重要。基于块的算法产生每个节点的到达时间（和所需时间），从时钟元素向前（和向后）工作。其优点是完整的，不需要路径选择。xxx的问题是需要一个统计学上的xxx（或最小）操作，同时考虑相关性，这是一个很难的技术问题。现在有一些SSTA单元表征工具，如AltosDesignAutomation的Variety工具。

有人对SSTA提出了一些批评。它太复杂了，特别是在现实（非高斯）分布的情况下。它很难与优化流程或算法结合。很难获得算法所需的数据。即使你能得到这些数据，它也可能是时变的，因此是不可靠的。如果工厂的客户认真使用，它限制了工厂可能做出的改变，如果他们改变了工艺的统计特性。与同时考虑到敏感性和相关性的增强确定性STA相比，其好处相对较小。