浮体效应

浮体效应是由绝缘体上硅 (SOI) 技术实现的晶体管的体电势对其偏置历史和载流子复合过程的依赖性影响。 晶体管的主体在绝缘基板上形成一个电容器。 电荷在该电容器上累积并可能导致不利影响，例如，结构中的寄生晶体管打开并导致断态泄漏，从而导致更高的电流消耗，并且在 DRAM 的情况下，存储单元中的信息丢失。 它还会导致历史效应，即晶体管阈值电压与其先前状态的相关性。 在模拟设备中，浮体效应被称为扭结效应。

浮体效应的一种对策涉及使用完全耗尽 (FD) 设备。 FD 器件中的绝缘体层比沟道耗尽宽度薄得多。 因此晶体管的电荷和体电位是固定的。 然而，FD 器件中的短沟道效应更加严重，如果源极和漏极都为高电平，则人体仍可能充电，并且该架构不适合某些需要与人体接触的模拟器件。 混合沟槽隔离是另一种方法。

虽然浮体效应在 SOI DRAM 芯片中存在问题，但它被用作 Z-RAM 和 T-RAM 技术的基本原理。 因此，在这些技术的背景下，这种效应有时被称为灰姑娘效应，因为它将劣势转化为优势。